# 27 MAP 2005

PCT/JP 2004/011561. 07. 9. 2004

# 日本国特許庁 JAPAN PATENT OFFICE

REC'D **30 SEP 2004**WIPO PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 9月11日

出 願 番 号 Application Number: 特願2003-319754

[ST. 10/C]:

[JP2003-319754]

出 願 人
Applicant(s):

ソニー株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 8月26日

1) 11



【書類名】 特許願

【整理番号】 0390521503

【提出日】平成15年 9月11日【あて先】特許庁長官殿【国際特許分類】HO2M 7/00

【発明者】

744 【住所又は居所】 東京都品川区東五反田2丁目20番4号 ソニー・ヒューマンキ

ャピタル株式会社内

7

安村 昌之

【氏名】

出願人】

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100086841

【弁理士】

【氏名又は名称】 脇 篤夫

【代理人】

【識別番号】 100114122

【弁理士】

【氏名又は名称】 鈴木 伸夫

【手数料の表示】

【予納台帳番号】 014650 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】明細書 1【物件名】図面 1【物件名】要約書 1【包括委任状番号】9710074

【包括委任状番号】 0007553



# 【請求項1】

入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を 備えて形成されるスイッチング手段と、

上記スイッチング素子をスイッチング駆動する駆動手段と、

上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、 少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、

少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、

上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、

上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として 二次側直流出力電圧を得るようにされた同期整流回路と、を備えるものとされ、

上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定され、

上記絶縁コンバータトランスの二次巻線としては、所要以下の線径とされた素線を有するリッツ線の複数を整列して帯状としたリッツ線帯を巻装するものとされ、

上記同期整流回路は、

上記二次巻線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、

上記二次巻線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果トランジスタと、

上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、

上記第2の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、を備える、

ことを特徴とするスイッチング電源回路。

#### 【請求項2】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、

ことを特徴とする請求項1に記載のスイッチング電源回路。


#### 【請求項3】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記二次巻線における1ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記二次 巻線のターン数を設定している、

ことを特徴とする請求項1に記載のスイッチング電源回路。

# 【請求項4】

上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、



#### 【請求項5】

さらに、上記二次巻線の一方の端部と上記第1の電界効果トランジスタとの間と、上記 二次巻線の他方の端部と上記第2の電界効果トランジスタとの間のそれぞれに対して、所 要のインダクタンスによるインダクタが挿入される、

ことを特徴とする請求項1に記載のスイッチング電源回路。

### 【請求項6】

上記二次側平滑コンデンサの正極端子に対して直列に、所要のインダクタンスによるインダクタが接続される、

ことを特徴とする請求項1に記載のスイッチング電源回路。

#### 【請求項7】

上記リッツ線帯の両端部は、予備半田された上で、それぞれリード線に対して半田付け される、

ことを特徴とする請求項1に記載のスイッチング電源回路。

# 【請求項8】

入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を 備えて形成されるスイッチング手段と、

上記スイッチング素子をスイッチング駆動する駆動手段と、

上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、 少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、

少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、

上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、

上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平 滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として 二次側直流出力電圧を得るようにされた同期整流回路と、を備えるものとされ、

上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定され、

上記絶縁コンバータトランスの二次巻線としては、所要以下の線径とされた素線を有するリッツ線の複数を平編みした平編線を巻装するものとされ、

上記同期整流回路は、

上記二次巻線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、

上記二次巻線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果トランジスタと、

上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、

上記第2の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、を備える、

ことを特徴とするスイッチング電源回路。

# 【請求項9】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、

ことを特徴とする請求項8に記載のスイッチング電源回路。

#### 【請求項10】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記二次巻線における1ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記二次 巻線のターン数を設定している、

ことを特徴とする請求項8に記載のスイッチング電源回路。

# 【請求項11】

上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、

ことを特徴とする請求項8に記載のスイッチング電源回路。

# 【請求項12】

さらに、上記二次巻線の一方の端部と上記第1の電界効果トランジスタとの間と、上記二次巻線の他方の端部と上記第2の電界効果トランジスタとの間のそれぞれに対して、所要のインダクタンスによるインダクタが挿入される、

ことを特徴とする請求項8に記載のスイッチング電源回路。

# 【請求項13】

上記二次側平滑コンデンサの正極端子に対して直列に、所要のインダクタンスによるインダクタが接続される、

ことを特徴とする請求項8に記載のスイッチング電源回路。

#### 【請求項14】

上記平編線の両端部は、予備半田された上で、それぞれリード線に対して半田付けされる。

ことを特徴とする請求項8に記載のスイッチング電源回路。

#### 【請求項15】

入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を 備えて形成されるスイッチング手段と、

上記スイッチング素子をスイッチング駆動する駆動手段と、

上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、 少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、


少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、

上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、

上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平 滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として 二次側直流出力電圧を得るようにされた同期整流回路と、を備えるものとされ、

上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定され、

上記絶縁コンバータトランスの二次巻線としては、絶縁フィルムによって被覆された、 所要以下の断面積を有する複数のフィルム状導体の複数を積層して形成される積層フィル



上記同期整流回路は、

上記二次巻線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、

上記二次巻線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果トランジスタと、

上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、

上記第2の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、を備える、

ことを特徴とするスイッチング電源回路。

# 【請求項16】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、

ことを特徴とする請求項15に記載のスイッチング電源回路。

#### 【請求項17】

上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記二次巻線における1ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記二次 巻線のターン数を設定している、

ことを特徴とする請求項15に記載のスイッチング電源回路。

# 【請求項18】

上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、

ことを特徴とする請求項15に記載のスイッチング電源回路。

#### 【請求項19】

さらに、上記二次巻線の一方の端部と上記第1の電界効果トランジスタとの間と、上記二次巻線の他方の端部と上記第2の電界効果トランジスタとの間のそれぞれに対して、所要のインダクタンスによるインダクタが挿入される、

ことを特徴とする請求項15に記載のスイッチング電源回路。

#### 【請求項20】

上記二次側平滑コンデンサの正極端子に対して直列に、所要のインダクタンスによるインダクタが接続される、

ことを特徴とする請求項15に記載のスイッチング電源回路。

【書類名】明細書

【発明の名称】スイッチング電源回路

# 【技術分野】

# $[0\ 0\ 0\ 1]$

本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。

# 【背景技術】

[0002]スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータ などの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイ ッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノ イズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界がある

ことがわかっている。 そこで、共振形コンバータによるスイッチング電源回路が各種提案され、実用化されて いる。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波 形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構 成することができるというメリットも有している。

# [0003]

図19の回路図は、従来としての、共振形コンバータを備えるスイッチング電源回路の 一例を示している。この図に示す電源回路は、他励式による電流共振形コンバータに対し て部分電圧共振回路が組み合わされている。

# [0004]

この図に示す電源回路においては、先ず、商用交流電源ACに対して、ブリッジ整流回 路Di及び1本の平滑コンデンサCiから成る全波整流平滑回路が備えられる。そして、 これらブリッジ整流回路Di及び平滑コンデンサCiの全波整流動作によって、平滑コン デンサCiの両端には整流平滑電圧Ei (直流入力電圧)が得られることになる。この整 流平滑電圧Eiは、交流入力電圧VACの等倍に対応したレベルとなる。

#### [0005]

上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示す るようにして、MOS-FETによる2本のスイッチング素子Q1, Q2をハーフブリッジ 結合により接続している。スイッチング素子Q1, Q2の各ドレインーソース間に対しては 、図示する方向により、それぞれボディダイオードによるダンパーダイオードDD1, DD2 が並列に接続される。

#### [0006]


また、スイッチング素子Q2のドレイン-ソース間に対しては、部分共振コンデンサC p が並列に接続される。この部分共振コンデンサCpのキャパシタンスと一次巻線N1の リーケージインダクタンスL1によっては並列共振回路(部分電圧共振回路)を形成する 。そして、スイッチング素子Q1, Q2のターンオフ時にのみ電圧共振する、部分電圧共振 動作が得られるようになっている。

#### [0007]

この電源回路においては、スイッチング素子Q1, Q2をスイッチング駆動するために、 例えば汎用のICによる発振・ドライブ回路 2 が設けられる。この発振・ドライブ回路 2 は、発振回路、駆動回路回路を有している。そして、発振回路及び駆動回路によって、所 要の周波数によるドライブ信号 (ゲート電圧) をスイッチング素子Q1, Q2の各ゲートに 対して印加する。これにより、スイッチング素子Q1, Q2は、所要のスイッチング周波数 により交互にオン/オフするようにしてスイッチング動作を行う。

# [0008]

絶縁コンバータトランスPITはスイッチング素子Q1 、Q2のスイッチング出力を二 次側に伝送する。この絶縁トランスPITの一次巻線N1の一端は、一次側並列共振コン デンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2の ドレインとの接続点(スイッチング出力点)に接続されることで、スイッチング出力が伝



また、一次巻線N1の他端は、一次側アースに接続される。

ここで、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1を含む絶縁コンバータトランスPITのリーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

# [0009]

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列 共振回路(L1-C1)による電流共振形としての動作と、前述した部分電圧共振回路(Cp//L1)とによる部分電圧共振動作とが得られることになる。

つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。

# [0010]

ここでの図示による説明は省略するが、絶縁コンバータトランスPITの構造としては、例えばフェライト材によるE型コアを組み合わせたEE型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線N1と、次に説明する二次巻線(N2A、N2B)を、EE型コアの中央磁脚に対して、巻装している。

#### [0011]

絶縁コンバータトランスPITの二次巻線としては、センタータップが施されたことで2つに分割された二次巻線N2A, N2Bが巻装されている。これらの二次巻線N2A, N2Bには、一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。

# [0012]

この場合、上記二次巻線N2A, N2Bのセンタータップは二次側アースに対して接続される。そして、この二次巻線N2A, N2Bに対して、図示するようにして整流ダイオードD01, D02、及び平滑コンデンサC0から成る全波整流回路を接続する。これにより、平滑コンデンサC0の両端電圧として二次側直流出力電圧E0が得られる。この二次側直流出力電圧E0は、図示しない負荷側に供給されるとともに、次に説明する制御回路1のための検出電圧としても分岐して入力される。

#### [0013]

制御回路1は、二次側直流出力電圧E0のレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1、Q2を駆動する。このようにしてスイッチング素子Q1、Q2のスイッチング周波数が可変されることで、二次側直流出力電圧のレベルが安定化されることになる。

# [0014]

この図に示す回路構成による電源回路として、低電圧大電流としての負荷条件に対応させた場合の動作波形を、図20に示す。図20に示す動作波形は、交流入力電圧VAC=100V、負荷電力Po=100Wの条件で測定を行って得られたものである。また、ここでの低電圧大電流の状態としては、二次側直流電圧Eo=5Vで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Io=25Aとなる状態である。

#### [0015]

また、図20に示す動作波形による実験結果を得るのにあたっては、次のような条件と 、電源回路における部品素子等の選定を行っている。

先ず、二次側巻線の1T (ターン) あたりの誘起電圧レベルが、5V/Tとなるようして、二次巻線N2A, N2B及び一次巻線N1のターン数を設定することとして、具体的には、二次巻線N2A=N2B=1T、一次巻線N1=30Tとしている。

そして、絶縁コンバータトランスPITのEE型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようにしている。これによって、一次巻線N1と二次巻線N2A, N2Bとで、0.85程度の結合係数を得るようにしている。



また、一次側直列共振コンデンサC 1 = 0 0 6 8  $\mu$  F 、部分電圧共振コンデンサC p = 3 3 0 p F を選定し、整流ダイオードDol,Do2には、5 0 A / 4 0 V のショットキーダイオードを選定している。

# [0016]

図20に示す波形図において、スイッチング素子Q2の両端電圧V1は、スイッチング素子Q2のオン/オフ状態に対応している。つまり、スイッチング素子Q2がオンとなる期間T2では0レベルで、オフとなる期間T1では所定レベルでクランプされた矩形波となる。そして、スイッチング素子Q2//ダンパーダイオードDD2に流れるスイッチング電流 IDS2としては、期間T2に示されるように、ターンオン時においては、ダンパーダイオードDD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Q2のドレイン→ソースを流れ、期間C1でオフとなってC10レベルとなる波形が得られる。

また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフするようにしてスイッチングを行う。このため、スイッチング素子Q1//ダンパーダイオードDD1に流れるスイッチング電流 I DS1は、スイッチング電流 I DS2に対して 1 8 0 ° 位相がシフトした波形となっている。

#### [0017]

そして、スイッチング素子Q1、Q2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路(C1-L1)に流れる一次側直列共振電流 I o は、スイッチング電流 I DS1とスイッチング電流 I DS2との合成波形に対応する、一次側直列共振回路(C1-L1)の共振電流としての正弦波成分と、一次巻線N1の励磁インダクタンスにより発生する鋸歯状波成分とが合成された波形となる。

#### [0018]

そして、このときの測定条件である、負荷電力Po=100Wは、図19に示す電源回路が対応する負荷条件としては、最大に近い重負荷の条件となるのであるが、このようにして対応負荷電力範囲において重負荷の傾向となる条件では、二次側の整流電流は不連続モードとなる。

つまり、二次巻線N2Aに発生する二次巻線電圧V2は、図20に示すようにして、一次側直列共振電流Ioが正弦波状で流れる期間のみ、所定の絶対値レベルでクランプされる波形が生じ、その間の一次側直列共振電流Ioとして励磁インダクタンスによる鋸歯状波成分が流れる期間は0レベルとなる。二次巻線N2Bには、二次巻線電圧V2を反転させた波形が発生する。

このために、整流ダイオードDolを流れる整流電流 I1と、整流ダイオードDo2を流れる整流電流 I2は、それぞれ、一次側直列共振電流 Ioが正弦波状で流れる期間 DON1、DON2においてのみ流れ、これ以外の期間においては共に流れない。つまり、二次側の整流電流は不連続で平滑コンデンサに流入している。

#### [0019]

ショットキーダイオードである整流ダイオードDo1, Do2の順方向電圧降下は 0.6 Vであり、上記したような二次側の動作では、図示もしているように、整流電流 I1, I2は 3 5 A p という相応に高いレベルとなるので、これらの整流ダイオード素子による導通損が顕著となって電力損失が大きくなる。実際の測定結果として、直流入力電圧(整流平滑電圧 Ei) = 100 VのときのDC→DC電力変換効率は 8 2 %程度にとどまる。

#### [0020]

そこで、二次側における整流電流の導通損を低減する技術として、低オン抵抗のMOSーFETにより整流を行うようにした、同期整流回路が知られている。このような同期整流回路として、巻線電圧検出方式による構成を例を図21に示す。

なお、図21においては、絶縁コンバータトランスPITの二次側の構成のみを示している。一次側の構成は、図19と同様であるものとする。また、定電圧制御方式としても、二次側直流出力電圧Eoのレベルに応じて、一次側スイッチングコンバータのスイッチング周波数を可変制御するスイッチング周波数制御方式を採る。

また、この図21に示す二次側の構成を採る電源回路としても、図19の場合と同様の



低電圧大電流(VAC=100V、負荷電力Po=100W、Eo=5V、Io=25A)の条件に対応するものとされる。

# [0021]

この場合にも、二次巻線としては、同じ巻数の二次巻線N2A、N2Bの各一端はセンタータップにより接続されるが、このセンタータップ出力は、平滑コンデンサCoの正極端子に接続される。二次巻線N2Aの他端は、NチャネルのMOSーFETQ3のドレイン→ソースを介して、二次側アース(平滑コンデンサCoの負極端子側)に接続される。同様にして、二次巻線N2Bの他端も、NチャネルのMOSーFETQ4のドレイン→ソースを介して、二次側アース(平滑コンデンサCoの負極端子側)に接続される。つまり、この場合には、二次巻線N2A、N2Bの各整流電流経路において、MOSーFETQ3、Q4を負極側に直列に挿入した構造となっている。なお、MOSーFETQ3、Q4のドレインーソースに対しては、それぞれ、ボディダイオードDD3、DD4が接続される。

# [0022]

そして、MOS-FETQ3を駆動する駆動回路は、二次巻線N2BとMOS-FETQ4のドレインとの接続点とMOS-FETQ3のゲートの間に、ゲート抵抗Rg1を接続すると共に、MOS-FETQ3のゲートと二次側アースとの間に抵抗R11を接続して形成される。

同様に、MOS-FETQ4を駆動する駆動回路は、二次巻線N2AとMOS-FETQ3のドレインとの接続点とMOS-FETQ4のゲートの間に、ゲート抵抗Rg2を接続すると共に、MOS-FETQ4のゲートと二次側アースとの間に抵抗R12を接続して形成される。

#### [0023]

MOS-FETは、ゲートにオン電圧を印加すると、ドレイン-ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS-FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。

上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向にのみ電流が流れるように、MOS-FETQ3, Q4をスイッチング駆動するための回路である。

#### [0024]


図 2 2 の波形図は、上記図 2 1 に示す二次側の構成を採る電源回路(一次側は図 1 9 と 同様)として、負荷電力 P o = 1 0 0 W時の動作を示している。前述もしたように、この場合における負荷電力 P o = 1 0 0 Wは、ほぼ最大負荷の条件となる。

この図において、スイッチング素子Q2の両端電圧V1と、これに応じた二次巻線N2A-N2Bの両端に得られる二次巻線電圧V2は、図20と同様のタイミングとなっているものである。なお、図22に示す二次巻線電圧V2は、二次巻線N2Aとゲート抵抗Rg2との接続点側からみた場合の極性となっており、二次巻線N2Bとゲート抵抗Rg1との接続点側からみた場合には逆極性となる。

MOS-FETQ4の駆動回路は、この図に示す極性の二次巻線電圧V2が負極性の所定レベルでクランプされる期間に至ると、MOS-FETQ4のゲートに対して、ゲート抵抗Rg2と抵抗R12とにより設定されるレベルのオン電圧を印加するように動作することになる。

同様にして、MOS-FETQ3の駆動回路(ゲート抵抗Rg1,抵抗R11)は、この図とは反転した極性の二次巻線電圧(V2)が負極性の所定レベルでクランプされる期間に至ると、MOS-FETQ3のゲートに対してオン電圧を印加するように動作することになる。

[0025]



# [0026]

しかしながら、この図22に対応する場合のような重負荷(負荷電力Po=100W) とされる条件では、この電源回路も二次側整流電流は不連続モードとなる。これは、図2 2においても期間DON1, DON2が不連続であることにより示されている。

この不連続モードでは、整流電流 I1, I2として、平滑コンデンサCoへの充電電流が 0 レベルになったとしても、絶縁コンバータトランス P I T の一次巻線 N1には同じ方向 に電流が流れている。これは、先の図20の波形図であれば、期間DON1, DON2以外の期 間において、一次側直列共振電流Ioとして、一次巻線N1の励磁インダクタンス成分が その直前タイミングと同じ極性で流れていることにより示されている。このために、実際 としては、二次巻線N2A、N2Bに誘起される電圧の極性が反転しないために、その間、M OS-FETQ3、Q4は完全にオフにならずにオン状態を維持する。これにより、図示す るようにして、期間DON1, DON2以外では、整流電流I1, I2として逆方向の電流が流れ てしまう。この期間 D ON1. D ON2以外における逆方向の整流電流 I 1, I 2は、無効電力を 生じさせるが、このときの整流電流 I1, I2のレベルは、8Apと比較的高いために、そ の無効電力量も相応に大きなものとなる。

このように、同期整流回路として巻線電圧検出方式を採る場合、整流電流の導通損は低 減されるものの、上記のようにして無効電力が発生するために、全体として電力変換効率 の有効な向上は図ることが難しいというのが現状である。

#### [0027]

図23の波形図は、図21に示した二次側の構成を採る電源回路についての軽負荷とさ れる条件での動作を示している。

図21に示す電源回路の実際としても、先に図19に示した電源回路の構成として説明 したようにスイッチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二 次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出 力電圧を低下させ、これにより安定化を図るように動作する。

そして、このような軽負荷の状態では、図 2 3 に示すスイッチング素子Q2の両端電圧 V1に対して、二次側巻線電圧 V2はほぼ同じタイミングで反転するようになり、これに応 じて、二次側の整流電流 I1、I2としては、期間 DON1, DON2との間に休止期間が無く平 滑コンデンサCoに連続して充電されるようにして流れる。つまり、連続モードとなる。 このときには、上記図25の重負荷時の動作として示したような逆方向の整流電流 11、 I2が流れる期間は存在しなくなって、これに応じた無効電力も生じていない。

このように、二次側整流回路系を巻線電圧検出方式による同期整流回路に置き換えた構 成の電源回路も、重負荷時における電力変換効率の低下が依然として問題となる。

#### [0028]

そこで、上記図22に示されるような、逆方向の整流電流による無効電力の発生の問題 を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整 流電流検出方式は、平滑コンデンサCoに充電される整流電流が0レベルになる前にMO S-FETをオフさせる技術である。

この整流電流検出方式による同期整流回路の構成例を、図24に示す。なお、この図に おいては、説明を簡単なものとするために、半波整流による構成を示している。

# [0029]

整流電流検出方式としては、二次巻線N2に流れる電流を検出するためにカレントトラ



ンスTRを設ける。カレントトランスの一次巻線Naは、二次巻線N2の端部と、MOSーFETQ4のドレインと接続される。MOSーFETQ4のソースは、平滑コンデンサCoの負極端子に接続している。

カレントトランスの二次巻線Nbに対しては、抵抗Raが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオードDa、Dbが並列に接続されて並列接続回路を形成する。また、この並列接続回路に対して、コンパレータ20が接続される。コンパレータ20の反転入力には、基準電圧Vrefが入力される。なお、基準電圧Vrefとコンパレータ20の反転入力との接続点には、上記並列接続回路においてダイオードDaのアノードとダイオードDbのカソードが接続されている側の端部と接続される。また、コンパレータ20の非反転入力には、上記並列接続回路においてダイオードDaのカソードとダイオードDbのアノードが接続されている側の端部が接続される。

この場合、コンパレータ20の出力は、バッファ21により増幅されてMOS-FETQ4のゲートに印加されるようになっている。

# [0030]

上記図24に示す構成による回路の動作を、図25に示す。

二次巻線N2に誘起される電圧が、平滑コンデンサCoの両端電圧(Eo)よりも大きくなると、先ず、MOS-FETQ4のボディダイオードのアノード→カソードの方向により、平滑コンデンサCoへ充電するようにして整流電流Idが流れ始める。この整流電流Idは、カレントトランスの一次巻線Naに流れるので、カレントトランスの二次巻線Nbには、一次巻線Naに流れる整流電流Idに応じた電圧Vnbが誘起される。コンパレータ20では、基準電圧Vrefと電圧Vnbとを比較して、電圧Vnbが基準電圧Vrefを越えるとHレベルを出力する。このHレベルの出力がバッファ21からオン電圧としてMOS-FETQ4のゲートに対して印加され、MOS-FETQ4をオンさせる。これにより、整流電流IdがMOS-FETQ4のドレイン→ソース方向により流れることになる。図25では、正極性により流れる整流電流Idとして示されている。

# [0031]

そして時間経過に応じて整流電流 I dのレベルが低下し、これに応じて、電圧V n b が基準電圧V r e f よりも低くなると、コンパレータ 2 0 は出力を反転させる。この反転出力がバッファ 2 1 を介して出力されることで、MOS-FETQ4のゲート容量を放電させて、MOS-FETQ4をオフとする。なお、この時点で、残りの整流電流 I d はボディダイオード I D D D A を経由して短時間のうちに流れる。

#### [0032]

このような動作とされることで、MOS-FETQ4は、整流電流 I dが 0 レベルとなる前のタイミングでオフされることになる。これにより、図 2 2 に示したように、整流電流が不連続となる期間において、MOS-FETに逆方向電流が流れることが無くなって無効電力が生じなくなり、その分の電力変換効率は高くなる。

例えば、図19に示した電源回路の二次側の構成を、上記図24に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合のDC→DC電力変換効率としては、先の図20、図22などと同様の条件の下で測定したところ、90%程度にまで向上するという測定結果が得られた。

## [0033]

【特許文献1】特開2003-111401号公報

# 【発明の開示】

【発明が解決しようとする課題】

#### [0034]

しかしながら、上記した整流電流検出方式の同期整流回路では、図24からも分かるように、1つのMOS-FETに対応して、少なくとも1組のカレントトランスと、このカレントトランスの出力によりMOS-FETを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じることになる。

特に、図24に示した一次側のスイッチングコンバータの構成を基本として整流電流検 出方式の同期整流回路を二次側に備えることとした場合、二次側には全波整流回路を備え る必要がある。従って、上記したカレントトランス及び駆動回路系は、MOS-FETQ 3. Q4ごとに対応して2組必要とされることになり、上記した問題がさらに大きくなる。 このようにして、巻線電圧検出方式と整流電流検出方式とでは、巻線電圧検出方式のほ うが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対 して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利で あるが、回路構成が複雑になる、というトレードオフの関係にある。

従って、同期整流回路を備える電源回路としては、できるだけ簡略な回路構成でありな がら、かつ、無効電力による損失増加が解消されるような構成を採ることが求められてい る、ということになる。

#### 【課題を解決するための手段】

# [0035]

そこで、本発明では以上のような問題点に鑑み、スイッチング電源回路として以下のよ うに構成することとした。

すなわち、先ず、入力された直流入力電圧を断続するようにしてスイッチングを行うス イッチング素子を備えて形成されるスイッチング手段と、上記スイッチング素子をスイッ チング駆動する駆動手段と、上記スイッチング手段のスイッチング出力を一次側から二次 側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータト ランスとを備える。

そして、少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成 分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするため の一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コ ンデンサと、上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方 のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、 上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上 記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を 行う一次側部分電圧共振回路を備え、さらに上記絶縁コンバータトランスの二次巻線に誘 起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上 記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整 流回路と、を備えるようにする。

そして、このような構成において、先ずは、上記絶縁コンバータトランスの磁束密度を 上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作によ り同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となる ように設定する。

その上で、上記絶縁コンバータトランスの二次巻線としては、所要以下の線径とされた 素線を有するリッツ線の複数を整列させて帯状としたリッツ線帯を巻装するものとする。

さらに、上記同期整流回路としては、上記二次巻線の一方の端部と、上記二次側平滑コ ンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、上記二次巻線の 他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果 トランジスタとを備えるようにする。

そして、上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する 二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとする ためのゲート電圧を出力するようにされた第1の駆動回路と、上記第2の電界効果トラン ジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出し て、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにさ れた第2の駆動回路とを備えるようにした。

#### [0036]

また、本発明ではスイッチング電源回路として以下のようにも構成することとした。 つまり、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチン



グ素子を備えて形成されるスイッチング手段と、上記スイッチング素子をスイッチング駆動する駆動手段と、上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスとを備える。

そして、少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路を備え、さらに上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路と、を備えるようにする。

そして、このような構成において、先ずは、上記絶縁コンバータトランスの磁東密度を、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定する。

その上で、上記絶縁コンバータトランスの二次巻線としては、所要以下の線径とされた 素線を有するリッツ線の複数を平編みした平編線を巻装する。

さらに、上記同期整流回路としては、上記二次巻線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、上記二次巻線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果トランジスタとを備えるようにする。

そして、上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する 二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとする ためのゲート電圧を出力するようにされた第1の駆動回路と、上記第2の電界効果トラン ジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出し て、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにさ れた第2の駆動回路とを備えるようにした。

# [0037]

また、さらに本発明では、スイッチング電源回路として以下のようにも構成することと した。

すなわち、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、上記スイッチング素子をスイッチング駆動する駆動手段と、上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスとを備える。

そして、少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路を備え、さらに上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路と、を備えるようにする。

そして、このような構成において、先ずは、上記絶縁コンバータトランスの磁束密度を 、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作によ り同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となる ように設定する。

その上で、上記絶縁コンバータトランスの二次巻線としては、絶縁フィルムによって被 覆された、所要以下の断面積を有する複数のフィルム状導体の複数を積層して形成される 積層フィルム帯を巻装する。

さらに、上記同期整流回路としては、上記二次巻線の一方の端部と、上記二次側平滑コ ンデンサの負極端子との間に挿入される第1の電界効果トランジスタと、上記二次巻線の 他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第2の電界効果 トランジスタとを備えるようにする。

そして、上記第1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する 二次巻線電圧を抵抗素子により検出して、上記第1の電界効果トランジスタをオンとする ためのゲート電圧を出力するようにされた第1の駆動回路と、上記第2の電界効果トラン ジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出し て、上記第2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにさ れた第2の駆動回路とを備えるようにした。

# [0038]

上記構成によるスイッチング電源回路において、一次側スイッチングコンバータとして は、共振形コンバータに対して部分電圧共振回路が組み合わされた複合共振形コンバータ としての構成を採り、二次側においては、巻線電圧検出方式による全波整流の同期整流回 路を備える。

そして、絶縁コンバータトランスの磁束密度が所定以下となるようにしていることで、 負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側 整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題とな る、二次側整流電流の不連続期間において整流電流に逆方向電流が生じることに依る無効 電力を低減することができる。

### [0039]

その上で、本発明では、上記のようにして絶縁コンバータトランスの二次巻線として、 複数本のリッツ線によるリッツ線帯又は平編線、或いは複数枚のフィルム状導体による積 層フィルム帯を巻装することによって、例えば二次巻線として巻装される複数の線材を、 平行に並べて巻装したのと同等の状態を得るようにしている。

そしてこれにより、例えば複数の二次巻線として、単に複数本のリッツ線が同軸でガラ 巻きされる場合よりも、二次巻線全体で見た場合の合成抵抗値を低減することができる。

例えば、上記のように二次巻線として単に複数本のリッツ線が同軸でガラ巻きされる場 合では、巻き終わり側(外側)となる巻線となるに従って、リッツ線の長さが長くなるよ うにされる。つまり、外側に巻装される巻線ほど直流抵抗値が増大する傾向となり、各二 次巻線の間で抵抗値に差が生じることとなる。


これに対し、上記のように二次巻線として複数のリッツ線を整列又は平編みした状態で 巻装する、或いは複数のフィルム状導体を積層して巻装した本発明では、上述もしたよう に複数の線線は平行に並べられた状態と同等となるから、各二次巻線間での抵抗値の差が 生じることが無く、これに伴って二次巻線全体での合成抵抗値も低減できるようになる。

#### 【発明の効果】

#### [0040]

このことから、本発明としては、巻線電圧検出方式の同期整流回路を備えながらも、二 次側整流電流の不連続期間に対応した無効電力は生じないこととなり、例えば、整流電流 検出方式による同期整流回路を備えた場合と同等程度にまで電力変換効率を向上させるこ とができる。そして、なおかつ、同期整流回路の回路構成自体は巻線電圧検出方式である ことで、整流電流検出方式よりも簡易な構成を採ることができる。

つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い



電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図る こととの両立が図られるものであり、特に、低電圧大電流とされるような条件に電源回路 を使用する場合に有利となるものである。

# [0041]

さらに本発明では、上記のように絶縁コンバータトランスの二次巻線として、複数のリ ッツ線によるリッツ線帯又は平編線、或いは複数のフィルム状導体による積層フィルム帯 を巻装しているので、二次巻線として単に複数のリッツ線が同軸でガラ巻きされる場合よ りも、二次巻線全体における合成抵抗値を低減することができる。そして、これによって 二次巻線における電力損失を低減することができ、さらなる電力変換効率の向上を図るこ とが可能となる。

# 【発明を実施するための最良の形態】

# [0042]

図1は、本発明の実施の形態としてのスイッチング電源回路を構成するのにあたっての 、その基となる構成の一例を示している。この図に示す電源回路は、一次側の基本構成と して、他励式によるハーフブリッジ結合方式による電流共振形コンバータに対して部分電 圧共振回路が組み合わされた構成を採る。

### [0043]

この図に示す電源回路においては、先ず、商用交流電源ACに対し、フィルタコンデン サCL、CL、及びコモンモードチョークコイルCMCによるノイズフィルタが形成されて いる。

そして、このようなノイズフィルタの後段に対しては、図のように整流ダイオードDA DBから成る整流回路部Diと、2本の平滑コンデンサCi1, Ci2とから成る倍電圧 整流回路が備えられる。この倍電圧整流回路によっては、平滑コンデンサCi1-Ci2の 両端電圧として、交流入力電圧 VACの 2 倍に対応したレベル整流平滑電圧 E i (直流入力 電圧)が生成される。

# [0044]

この図に示す電源回路のように、負荷が比較的大きな電流を必要とする条件では、一次 側スイッチングコンバータ側の回路に流れる電流レベルも増加する。これにより、スイッ チング損失などが増加して電力変換効率が低下する。そこで、このようにして、直流入力 電圧を生成する整流回路系について倍電圧整流回路とすることで、例えば通常の全波整流 により交流入力電圧VACの等倍に対応するレベルの整流平滑電圧Eiを供給する場合と比 較して、一次側スイッチングコンバータの回路内に流れる電流レベルを約1/2とするこ とができる。これにより、一次側スイッチングコンバータによるスイッチング損失が低減 されるようにしているものである。


#### [0 0 4 5]

上記直流入力電圧を入力してスイッチング(断続)する電流共振形コンバータとしては 、図示するようにして、MOS-FETによる2本のスイッチング素子Q1,Q2をハーフ ブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Q1, Q2の各 ドレイン-ソース間に対しては、ダンパーダイオード DD1, DD2が並列に接続される。ダ ンパーダイオードDD1のアノード、カソードは、それぞれスイッチング素子Q1のソース 、ドレインと接続される。同様にして、ダンパーダイオードDD2のアノード、カソードは それぞれスイッチング素子Q2のソース、ドレインと接続される。ダンパーダイオード DD1, DD2は、それぞれスイッチング素子Q1, Q2が備えるボディダイオードとされる。

#### [0046]

また、スイッチング素子Q2のドレイン-ソース間に対しては、部分共振コンデンサC p が並列に接続される。この部分共振コンデンサC p のキャパシタンスと一次巻線N1の リーケージインダクタンスL1によっては並列共振回路(部分電圧共振回路)を形成する 。そして、スイッチング素子Q1, Q2のターンオフ時にのみ電圧共振する、部分電圧共振 動作が得られるようになっている。

#### [0047]



# [0048]

絶縁コンバータトランス PIT は、スイッチング素子 Q1 、 Q2のスイッチング出力を二次側に伝送するために設けられる。

この絶縁トランスPITの一次巻線N1の一方の端部は、一次側並列共振コンデンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点(スイッチング出力点)に接続されることで、スイッチング出力が伝達されるようになっている。

また、一次巻線N1の他方の端部は、一次側アースに接続される。

# [0049]

ここで、絶縁コンバータトランスPITは、後述する構造により、絶縁コンバータトランスPITの一次巻線N1に所要のリーケージインダクタンスL1を生じさせる。そして、直列共振コンデンサC1のキャパシタンスと、上記リーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

## [0050]

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列 共振回路 (L1-C1) による電流共振形としての動作と、前述した部分電圧共振回路 (Cp//L1) とによる部分電圧共振動作とが得られることになる。

つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするため の共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての 構成を採っている。

#### [0051]

絶縁コンバータトランスPITの二次巻線には一次巻線N1に伝達されたスイッチング 出力に応じた交番電圧が励起される。

この場合、絶縁コンバータトランスPITの二次巻線としては、図のように二次巻線N2A, 二次巻線N2B、二次巻線N2Cが備えられる。

これら二次巻線N2A、N2B、N2Cは、それぞれセンタータップが施されたことで、それぞれ図のように2つの巻線部に分割されている。ここでは、二次巻線N2Aの巻き始め端部を含む巻線部を巻線部N2A1とし、巻き終わり端部を含む巻線部は巻線部N2A2としている。また、二次巻線N2Bの巻き始め端部を含む巻線部は巻線部N2B1、巻き終わり端部を含む巻線部は巻線部N2B2とする。さらに、二次巻線N2Cの巻き始め端部を含む巻線部は巻線部N2C2とする。

#### [0052]


このような二次巻線N 2 A, N 2 B、N 2 Cにおいて、上記巻線部N 2 A1、N 2 A2、N 2 B 1、N 2 B2、N 2 C1、N 2 C2は、それぞれ同じ所定のターン数を有する。

そして、二次巻線N 2 A, N 2 B、N 2 Cに対しては、整流用素子としてNチャネルのM O S - F E T Q 3, Q 4 を備える全波整流の同期整流回路が備えられる。これらMO S - F E T Q 3, Q 4 は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。

# [0053]

上記二次巻線N2A、N2B、N2Cの各センタータップ出力は、平滑コンデンサCoの 正極端子に接続される。

そして、二次巻線N2A、N2B、N2Cの各巻き終わり端部は、インダクタLdl→MOS 出証特2004-3076582



また、二次巻線N 2 A、N 2 B、N 2 Cの各巻き始め端部は、インダクタ L d2 $\rightarrow$ MOS - FETQ4のドレイン $\rightarrow$ ソースを介して、二次側アース(平滑コンデンサC o の負極端子側)に接続される。

なお、MOS-FETQ3, Q4のドレインーソース間に対しては、それぞれ、ボディダイオードDD3, DD4が接続される。

# [0054]

このような接続形態によれば、二次巻線N2A、N2B、N2Cの巻線部N2A1、巻線部N2B1、N2C1を含む整流電流経路においては、MOS-FETQ4が直列に挿入される。また、巻線部N2A2、巻線部N2B2、N2C2を含む整流電流経路においては、MOS-FETQ3が直列に挿入された構造となっている。

また、この際、上記巻線部N2A1、N2B1、N2C1を含む整流電流経路においては、二次巻線N2A、N2B、N2Cの各巻き始め端部とMOS-FETQ4のドレインとの間に、インダクタLd2が直列に挿入されるものとなる。同様に、上記巻線部N2A2、N2B2、N2C2を含む整流電流経路においては、二次巻線N2A、N2B、N2Cの各巻き終わり端部とMOS-FETQ3のドレインとの間にインダクタLd1が直列に挿入される。

#### [0055]

そして、MOS-FETQ3を駆動する駆動回路は、二次巻線N2A、N2B、N2Cの各巻き始め端部とMOS-FETQ3のゲートとの間に、ゲート抵抗Rg1を接続して形成される。

同様に、MOS-FETQ4を駆動する駆動回路は、二次巻線N2A、N2B、N2Cの巻き終わり端部とMOS-FETQ4のゲートとの間に、ゲート抵抗Rg2を接続して形成される。

つまりこの場合、上記MOS-FETQ3は、それぞれ巻線部N2A1、巻線部N2B1、 巻線部N2C1に励起される交番電圧が上記ゲート抵抗Rg1により検出されて導通するよう にされ、また、MOS-FETQ4は、巻線部N2A2、巻線部N2B2、巻線部N2C2に励 起される交番電圧が上記ゲート抵抗Rg2により検出されて導通するようにされているもの である。

#### [0056]


MOS-FETは、ゲートにオン電圧を印加すると、ドレイン-ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS-FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。

上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向(つまり、この場合ではソース→ドレイン方向)の電流のみが流れるように、MOS-FETQ3, Q4をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてMOS-FETQ3, Q4をオン/オフ駆動する構成を採っているものである。

# [0057]

なお、この場合、MOS-FETQ3、MOS-FETQ4の駆動回路系を形成するとされるゲート抵抗Rg1、Rg2に対しては、それぞれ並列にショットキーダイオードDg1、ショットキーダイオードDg2を図示する方向により接続するようにしている。これらショットキーダイオードDg1、Dg2によっては、後述するようにMOS-FETQ3、Q4のゲート入力容量の蓄積電荷を、これらのターンオフ時に放電するための経路が形成される。

## [0058]



このようなツェナーダイオードDzとしては、ツェナー電位(ブレイクダウン電位)としてMOS-FETQ3、Q4の耐圧レベルに応じた電位のもが選定される。これにより、MOS-FETQ3、Q4のゲートーソース間電位が耐圧レベル以上に上昇するのに応じ、これらツェナーダイオードDzが導通してMOS-FETQ3、Q4を保護することができる。

例えば、この場合のツェナーダイオードDzとしては、ツェナー電位= $\pm 20$  Vのものが選定される。また、例えばこれらツェナーダイオードDz1、Dz2、及びツェナーダイオードDz3、Dz4は、それぞれMOS-FETQ3、MOS-FETQ4に対して内蔵されるようにして備えられる。

#### [0059]

また、上述もしたように、この図1に示す電源回路では、二次巻線N2A、N2B、N2Cの各巻き終わり端部-MOS-FETQ3のドレイン間に対し、インダクタLd1を挿入している。また、同様に二次巻線N2A、N2B、N2Cの各巻き始め端部-MOS-FETQ4のドレイン間に対しては、インダクタLd2を挿入している。

本実施の形態において、これらインダクタ Ld1、Ld2としては、例えば 1. 0 μ H以下の比較的低いインダクタンスを設定するものとしている。

# [0060]

なお、このように低いインダクタンスを得るにあたっては、上記インダクタLd1、Ld2として、例えばアモルファス磁性体若しくはフェライト材等の磁性体が筒形状に形成されたビーズコアを用いることが考えられる。例えば、このようなビーズコアを、MOSーFETQ3、Q4のドレイン電極端子としてのリード線を挿通するようにして設ければ、上記インダクタLd1、Ld2としての部品をプリント基板上に実装するスペースを省略することが可能となる。

或いは、プリント基板における、MOS-FETQ3、Q4のドレイン電極に配線されるべき銅箔パターンを螺旋状に形成し、この螺旋形状により上記インダクタLd1、Ld2としての低インダクタンスを得ることも可能である。このようにすれば、プリント配線基板の製造と同時にインダクタLdを形成できるというメリットがある。

#### [0061]

説明を図1に戻す。

上述した回路構成による同期整流回路によっては、平滑コンデンサCoに対して全波整流により整流して得られる整流電流を充電する動作が得られる。

すなわち、二次側に励起される交番電圧の一方の半周期には、巻線部N 2 A1、N 2 B1、N 2 C1を流れる電流がそれぞれ平滑コンデンサ C  $_0$  に対して充電される。また、交番電圧の他方の半周期には、巻線部N 2 A2、N 2 B2、N 2 C2に流れる電流がそれぞれ平滑コンデンサ C  $_0$  に対して充電される。これによって、上記交番電圧が正/負の期間で平滑コンデンサ C  $_0$  に充電する全波整流動作が得られるものである。

そして、このような平滑コンデンサCoの両端電圧として、図のような二次側直流出力電圧Eoが得られる。この二次側直流出力電圧Eoは、図示しない負荷側に供給されるとともに、次に説明する制御回路1のための検出電圧としても分岐して入力される。

#### [0062]

制御回路1は、二次側直流出力電圧Eoのレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1、Q2を駆動する。スイッチング素子Q1、Q2のスイッチング周波数が可変されることで、絶縁コンバータトランスPITの一次巻線N1から二次巻線N2A、N2B、N2C側に伝送される電力が変

化するが、これにより二次側直流出力電圧Eoのレベルを安定化させるように動作する。 例えば重負荷の傾向となって二次側直流出力電圧Eoが低下するのに応じては、上記スイッチング周波数を高くするように制御することで、二次側直流出力電圧Eoを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧Eoが上昇するのに応じては、上記スイッチング周波数を低くするように制御することで、二次側直流出力電圧Eoを低下させる。

#### [0063]

本実施の形態としては、この図に示す電源回路の回路構成の下で、低電圧、大電流とされる負荷条件に対応させることとしている。ここでの低電圧大電流の状態としては、二次側直流電圧Eo=5 Vで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流 Io=30 Aとなる状態であるとする。

# [0064]

このような条件を前提として、図1に示す電源回路としては、次のようにして各部所要 の部品を構成し、また、選定している。

先ず、絶縁コンバータトランスPITについては、図2に示す構造を採ることとしている。

図2において、図2(a)は、絶縁コンバータトランスPITの断面図を示している。 この図2(a)に示すように、この場合の絶縁コンバータトランスPITは、フェライト 材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コア を備える。

そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線N1を巻装する。また、他方の巻装部に対して二次巻線(N2A、N2B、N2C)を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンBを上記EE型コア(CR1, CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスPIT全体としての構造が得られる。

# [0065]

その上で、上記EE型コアの中央磁脚に対しては、図のようにして、例えばギャップ長 1.5 nm程度のギャップGを形成するようにしている。これによって、結合係数 k としては、例えば k=0. 8 以下による疎結合の状態を得るようにしている。つまり、従来例として図19に示した電源回路の絶縁コンバータトランス k IT よりも、さらに疎結合の状態としているものである。なお、ギャップG は、k E型コア k C R 2 の中央磁脚を、 2 本の外磁脚よりも短くすることで形成することが出来る。

# [0066]

また、図2(b)には、絶縁コンバータトランスPIT内のボビンBに対して巻装される各巻線の断面を示している。

この図2 (b) にも示されるように、上記ボビンBに対しては、一方の巻装部に対して一次巻線N1が巻装される。この場合の一次巻線N1としては、例えば80Tのターン数によりガラ巻きで巻装される。

また、ボビンBの他方の巻装部に対しては、二次巻線N2A、N2B、N2Cが、図のように内側から外側にかけて、巻線部N2A1→N2A2→N2B1→N2B2→N2C1→N2C2の順で所定ターン数ずつ巻装されている。

この場合、これら二次巻線N2の各巻線部の線材としては、例えば後の図6にも示すようなリッツ線10を選定するものとしている。つまり、図6に示されるリッツ線10として、例えばポリウレタン被膜等の絶縁被覆処理の施された銅線等による素線10aが、図のように複数本束ねられて撚り合わされたものを使用する。周知のように二次巻線の線材としてリッツ線を選定することによっては、例えば高周波の整流電流が各二次巻線に流れる際に生じるとされる、いわゆる表皮効果を低減することができるメリットがある。

そして、この場合は、図2(b)に示されるようにして、このようなリッツ線とされた

巻線部N2A1、N2A2、N2B1、N2B2、N2C1、N2C2を、ボビンBの同軸に対してガ ラ巻きにより巻装する。

ここでは、N 2 A1=N 2 A2=N 2 B1=N 2 B2=N 2 C1=N 2 C2=3 T (ターン) を施す ものとしている。また、ここでは上記リッツ線として、例えば図6に示される線径X=0 . 1mφの素線10aを、100束撚り合わせたものを使用するものとしている。例えば 、このようなリッツ線10としては、線径 d=1.0m $\phi$ 、断面積 s=0.785 $m^2$ 相 当の仕様のものとなる。

### [0067]

図1に示す回路では、上記した一次巻線N1、二次巻線(N2A, N2B、N2C)の巻線数 を設定することで、二次側巻線の1T (ターン) あたりの誘起電圧レベルとして、図19 に示した電源回路よりも低くなるようにしている。

つまりこの場合は、上記のようにして一次巻線N1=80T、二次巻線N2A=N2B=N 2 C= 6 T (巻線部 N 2A1= N 2A2= N 2B1= N 2B2= N 2C1= N 2C2= 3 T) とすることで 、二次側巻線の1T(ターン)あたりの誘起電圧レベルを、例えば2V/T以下に低下さ せている。

このように二次側巻線の1T(ターン)あたりの誘起電圧レベルを低下させることで、 絶縁コンバータトランスPITのコアにおける磁束密度が低下して、図19に示した電源 回路よりも絶縁コンバータトランスPITにおけるリーケージインダクタンスは増加する ものとなる。

# [0068]

なお、図1に示す回路では、二次側の同期整流回路を形成するMOS-FETQ3,Q4 については、30A/20Vを選定しており、そのオン抵抗は5. 0mΩ以下である。

# [0069]

これまでに説明してきた構成による、図1に示す電源回路の動作波形を、次の図3及び 図4に示す。図3は、交流入力電圧VAC=100V、負荷電力Po=150Wのときの動 作を示し、図4は、交流入力電圧VAC=100V、負荷電力Po=25W時の動作を示し ている。図1に示す電源回路の対応負荷電力範囲において、負荷電力Po=150Wは重 負荷とされる条件であり、負荷電力Po=25Wは軽負荷の条件となる。


#### [0070]

図3に示す波形図において、スイッチング素子Q2の両端電圧V1は、スイッチング素 子Q2のオン/オフ状態に対応している。つまり、スイッチング素子Q2がオンとなる期間 T2では0レベルで、オフとなる期間T1では所定レベルでクランプされた矩形波となる 。そして、スイッチング素子Q2//ダンパーダイオードDD2に流れるスイッチング電流 I D S2としては、期間T2に示されるように、ターンオン時においては、ダンパーダイオード DD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Q2の ドレイン→ソースを流れ、期間T1でオフとなって0レベルとなる波形が得られる。

また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフす るようにしてスイッチングを行う。このため、スイッチング素子Q1//ダンパーダイオー ドDD1に流れるスイッチング電流(IDS1)としても、図示はしていないがスイッチング 電流 I DS2に対して180°位相がシフトした波形となる。また、スイッチング素子Q1の 両端電圧としても、スイッチング素子Q2の両端電圧V1に対して180°位相がシフト した波形となる。

#### [0071]

そして、スイッチング素子Q1, Q2のスイッチング出力点と一次側アース間に接続され る一次側直列共振回路 (C1-L1) に流れる一次側直列共振電流 I o は、スイッチング電 流 I DS1とスイッチング電流 I DS2とが合成されたものとなる。これにより、図示するよう にして、一次側直列共振電流Ioは正弦波状となる。この波形を、図19に示した従来の 電源回路の一次側直列共振電流Ioの波形(図20参照)と比較すると、本実施の形態の 一次側直列共振電流 I oとしては、一次巻線 N1の励磁インダクタンスにより発生する鋸 歯状波成分がほとんど含まれていないことが分かる。これは、絶縁コンバータトランスP



# [0072]

そして、このような一次側直列共振電流 I o の波形が得られるのに応じて、二次巻線 N 2Cの巻線部 N 2 C2に得られる電圧 V 2としては、一次側直列共振電流 I o の周期に応じた波形とされ、且つ二次側直流出力電圧 E o に対応する絶対値レベルでクランプされた波形となる。

ここで、図20に示す電圧V2と比較して分かるように、この図5に示す電圧V2は、一次側直列共振電流 I o が 0 レベルとなるタイミングで、同様に 0 レベルとなる波形が得られる。つまり、この場合の電圧 V 2 としては、ゼロクロスタイミングが一次側直列共振電流 I o のゼロクロスタイミングと重なるようになっている(図中時点 t 1、 t 2、 t 3 参照)。

# [0073]

そして、電圧検出方式による二次側の同期整流回路では、抵抗Rg2から成る駆動回路により上記電圧V2(巻線部N2A2、N2B2、N2C2に生じる電圧)を検出し、MOSーFETQ4に対してオンレベルのゲート電圧を出力する。

この場合、電圧 V 2 2 V 2

そして、この期間 DON2が終了する時点 t dlから時点 t 2 までは、MOS-FET Q4のデットタイムであり、このデットタイムである期間 t dl~ t 2 では Q4のボディダイオード DD4を介して整流電流が流れる。このことは、図示するゲートーソース間電圧 VGS4における期間 t dl~ t 2 の電位によっても示されている。

これによって、MOS-FETQ4を介して流される整流電流 I4としては、図示するように時点  $t1\sim t2$  の期間にわたって流れるようになる。つまり、この整流電流 I4としては、これら時点 t1、 t2 において、一次側直列共振電流 Io と 0 レベルになるタイミングが重なるようにされ、これによって一次側直列共振電流と連続するものとなる。

#### [0074]

また、同様に抵抗 R g 1 から成る駆動回路では、上記電圧 V 2 と同等とされる巻線部 N 2 A1、N 2 B1、N 2 C1 に生じる電圧を検出し、MOS-FETQ3 に対してオンレベルのゲート電圧を出力するようにされる。

つまり、この場合、MOS-FETQ3のゲート-ソース間に生じるゲート-ソース間電圧VGS3は、巻線部N2A1、N2B1、N2C1側に生じる電圧V2がゲート-ソース間電位としての所定のレベルに対応したレベル以上を保つ期間(図中期間t2~td2)において、オン電圧を発生させ、これによってこの期間t2~td2がMOS-FETQ3のオン期間DON1となる。

そして、同様にこの期間 DON1 が終了する時点 t d2から時点 t 3 までは、MOS-FE TQ3のデットタイムであり、この期間 t d2~ t 3 では Q3のボディダイオード DD3を介して整流電流が流れる。

これによって、MOS-FETQ3を介して流れる整流電流I3としても、図示するように一次側直列共振電流Ioのゼロクロスタイミングである時点t2と時点t3との間にわたって流れるようになり、一次側直列共振電流Ioと連続して流れるものとなる。



平滑コンデンサへの充電電流 Ic としては、これら整流電流 I3、 I4が合成された図のような波形により流れるものとなる。つまり、整流動作としては、二次巻線 N2A、 N2B、 N2Cに生じる電圧が正/負となる各期間で平滑コンデンサCo に対して充電する、全波整流動作が得られていることがわかる。

つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるように して制御されているときにも、二次側整流電流としては連続モードが得られていることに なる。

#### [0076]

このようにして、重負荷の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランスPITの結合係数を 0.8 程度までに低下させてより疎結合の状態とし、また、例えば二次巻線の1 ターンあたりの誘起電圧レベルが 2 V/T程度に低下するようにして一次巻線N1と、二次巻線N2A、N2B、N2Cとの巻数(ターン数)設定を行い、これにより、絶縁コンバータトランスPITのコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。

# [0077]

また、この図3において、この場合の整流電流 I3、I4としては、図20に示した従来の整流電流 I1、I2と比較してわかるように、逆方向電流が流されていないことがわかる

つまり、従来において、整流電流 I1、I2には 8 A p による逆方向電流が流れ、これが電力損失を生じさせていたが、本実施の形態ではこのような整流電流に生じていた逆方向電流が発生しないものである。

この場合において、整流電流 I 3、 I 4にこのような逆方向電流が発生しないのは、先の図 1 に示したようにして各整流電流経路にインダクタ L d1、 L d2を挿入するようにしたことによる。

つまり、このように整流電流経路に対してインダクタを挿入することによっては、整流電流が流れた際に、このインダクタに逆起電力が発生するようになる。そして、このように逆起電力が発生することに伴って、MOS-FETQ3、Q4のターンオフ時に生じるとされていた逆方向電流が抑圧されるようになるものである。

先にも述べたように、本実施の形態ではこれらインダクタ Ld1、Ld2として  $1.0 \mu$  H 以下の低インダクタンスを設定し、これによって整流電流 I3、I4における逆方向電流の発生を防止することが可能とされる。

#### [0078]


ここで、従来でも述べたように、同期整流回路は、低オン抵抗で低耐圧のMOS-FE Tを整流用素子として用いるために、整流用素子にダイオード素子を用いる場合よりも導 通損を低減することができる。

しかしながら、二次側整流電流が不連続モードで流れる場合において、同期整流回路として巻線電圧検出方式を採る場合、平滑コンデンサCoへの充電電流が0レベルとなってもMOS-FETがオンを維持して逆方向電流が流れ、これが無効電力を生じていた。

この無効電力を解消しようとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。

#### [0079]

これに対して図1の回路では、重負荷時においても二次側整流電流を連続モードとして



このことから図1に示した本実施の形態の基本回路構成としては、同期整流回路として電圧検出方式による構成を採ることで、簡単な回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。

# [0080]

なお、この図3において、ゲートーソース間電圧VGS3、VGS4としては、それぞれMOS-FETQ3、Q4をターンオフとするタイミングで負の電位が生じているが、これは、先に説明したようにしてMOS-FETQ3、Q4の各ゲートと二次巻線との間に、それぞれ抵抗Rg1、Rg2と並列にショットキーダイオードDg1、Dg2を挿入していることによる。

このようにショットキーダイオードDg1、Dg2を挿入することによっては、MOS-FETQ3、Q4のターンオフ時に、これらMOS-FETQ3、Q4のゲート入力容量(Ciss)の蓄積電荷を、これらショットキーダイオードDg1、Dg2を介して引き抜くようにして流すことができる。

つまりこの場合、ゲート入力容量の電荷は、それぞれショットキーダイオードDg (Dg 1、Dg2)  $\rightarrow$ 二次巻線N 2  $\rightarrow$ 平滑コンデンサC o の経路により放電されることになる。そして、このように入力容量の電荷が放電されることにより、MOS-FETQ3、Q4におけるターンオフ時の電圧降下時間を減少させることができる。

このようにして、MOS-FETのターンオフ時の電圧降下時間を減少させることができれば、これらMOS-FETQ3、Q4を確実にオフとさせてより良好なスイッチング特性を得ることができる。

#### [0081]

また、図4には、図1に示す回路における軽負荷時(Po=25W時)の動作が示されている。

図1に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧 Eoの安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制 御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高 くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作す る。

このような軽負荷の状態では、図示するスイッチング素子Q2の両端電圧V1に対して、二次側巻線電圧V2はほぼ同じタイミングで得られるようになり、これに応じて、二次側の充電電流 Ic (整流電流 I3、 I4) としても、図のように休止期間が無く平滑コンデンサCo に連続して充電されるようにして流れる。

このことから、図1に示した電源回路では、軽負荷時においても連続モードとなること が理解できる。

# [0082]

このようにして、図1に示したスイッチング電源回路では、絶縁コンバータトランスPITを疎結合とし、二次巻線の1ターンあたりの誘起電圧レベルを低下させて磁束密度を所要以下にまで低下させたことによって、重負荷時においても連続モードとすることが可能とされる。

これによっては、従来のように不連続モードとされたことで生じていた逆方向電流を低減して無効電力の低減を図ることができる。さらに、上記もしたように図1の回路では各整流電流経路に対してインダクタLdl、Ld2を挿入するようにしたことにより、整流電流に逆方向電流が発生してしまうことが防止される。つまり、このようなインダクタLdl、Ld2によってさらなる無効電力の低減が図られているものである。そして、このように無効電力が低減されれば、AC→DC電力変換効率の向上が図られる。

なお、実験によれば、図1の電源回路におけるAC→DC電力変換効率( $\eta$  AC→DC)としては、交流入力電圧 VAC=100 V、負荷電力 Po=150 W時において、 $\eta$  AC→DC=88 %程度となる結果が得られた。

これは、従来例として先の図19に示した回路の  $\eta$  AC→DC=82%程度(交流入力電圧 V AC=100V、負荷電力P o = 1 0 0 W時)に対して、約6%向上しているものである

# [0083]

このような図1の回路の電力変換効率の特性は、図19に示す一次側の構成に対して、二次側に整流電流検出方式の同期整流回路を採用した場合(図24参照)と同等となる。つまり、先にも述べたように、図24の整流電流検出方式を採用した場合のAC→DC電力変換効率は $\eta$ AC→DC=90%程度であるのに対し、本例では $\eta$ AC→DC=88%と、およそ同等のAC→DC電力変換効率が得られるものである。

しかしながら先に説明したように、図1に示す電源回路では、同期整流回路の構成としては巻線電圧検出方式を採っていることで、回路構成はより簡略なものとすることができるものである。

# [0084]

続いては、図5の回路図に、実施の形態の基となる構成として、他の例の構成を示す。 なお、この図5においては、実施の形態の他の基本構成として二次側の構成のみについ て示し、一次側の構成は先の図1の場合と同等となることからここでの説明は省略する。 また図5において、既に図1にて説明した部分についても、同一の符号を付して説明を省 略する。

実施の形態の他の基本構成としても、図示するように絶縁コンバータトランスPITの二次巻線として、二次巻線N2A、N2B、N2Cの3つの二次巻線を巻装するものとしている。但しこの場合は、これら二次巻線N2にセンタータップは施されず、また、図1の回路における各整流電流経路に挿入されるようにして設けられていたインダクタLdl、Ld2は省略される。

この図5に示す回路の場合、二次巻線N2A、N2B、N2Cの各巻き終わり端部は、MOS-FETQ3のドレインと接続される。そして、このMOS-FETQ3のドレインが、図示するインダクタLolを介して平滑コンデンサCoの正極端子と接続される。

また、二次巻線N2A、N2B、N2Cの各巻き始め端部としても、この場合はMOSーFETQ4のドレインと接続された上で、MOSーFETQ4のドレインがインダクタLo2を介して平滑コンデンサCoの正極端子と接続されるものとなる。


# [0085]

このような接続形態によれば、二次側に励起される交番電圧の一方の半周期において、MOS-FETQ3がオンとなるのに応じて、整流電流は、各二次巻線N2(N2A、N2B、N2C)  $\rightarrow$  インダクタLo2  $\rightarrow$  平滑コンデンサCo  $\rightarrow$  MOS-FETQ3  $\rightarrow$  名二次巻線N2の経路により流れる。また、この場合、整流電流は分岐して、MOS-FETQ3  $\rightarrow$  インダクタLo1  $\rightarrow$  平滑コンデンサCo0のループ経路によっても流れる。

また、MOS-FETQ3がオフとなって、MOS-FETQ4がオンとなる他方の半周期において、整流電流は、各二次巻線N2→インダクタLol→平滑コンデンサ $Co\rightarrow MO$ S-FETQ4→各二次巻線N2の経路により流れる。そしてこの場合も、整流電流は分岐して、MOS-FETQ4→インダクタLo2→平滑コンデンサCoOループ経路によっても流れるものとなる。

# [0086]

このようにして、図5に示す回路の二次側の整流回路としては、二次巻線N2A、N2B、N2Cの交番電圧が一方の極性となる期間においては、MOSーFETQ3がオン駆動されて整流を行って平滑コンデンサCoに充電し、二次巻線N2A、N2B、N2Cの交番電圧が他方の極性となる期間においては、MOSーFETQ4がオン駆動されて整流を行って平滑コンデンサCoに充電する動作が得られていることが分かる。つまり、同期整流回路として、この場合も全波整流動作が得られていることが分かる。



ゆる倍電流整流回路としての動作が得られているものである。 【0087】

また、この図5に示す回路においては、上記したように二次側整流電流経路に対して、インダクタLol、インダクタLo2を挿入するようにしている。

の量は、平滑コンデンサCoに充電電流として流れる整流電流量に対して所定割合分にまで低減されているものとなっている。つまり、図5に示す二次側の構成によっては、いわ

図5の回路に設けられるこれらインダクタLo1、インダクタLo2としても、先の図1の場合に挿入されたインダクタL d と同様、1.0  $\mu$  H以下の低インダクタンスが設定される。このようなインダクタLo1、インダクタLo2が設けられることにより、この場合も図1の回路におけるインダクタLd1、Ld2と同等の作用により、整流電流の逆方向電流を抑制する効果が得られる。

さらに、この場合は、これらインダクタLol、Lo2を、それぞれ平滑コンデンサCoの正極端子に対して接続するようにしたことから、二次側直流出力電圧Eoに生じるとされる高周波成分(リップル)を抑制することが可能となる。つまり、これらインダクタLol、Lo2の有するインピーダンス成分(交流抵抗成分)によって、二次側直流出力電圧Eoに重畳する高周波成分を低減させることができるものである。

[0088]

このような実施の形態の他の基本構成としても、絶縁コンバータトランスPITを疎結合とし、二次巻線の1ターンあたりの誘起電圧レベルを低下させて磁束密度を所要以下にまで低下させていることによって、重負荷時においても連続モードとすることが可能とされる。

そして、このことから、図5に示した構成によっても、従来のように不連続モードとされたことで生じていた逆方向電流を低減して無効電力の低減を図ることができる。さらに、上記もしたように整流電流経路に対してインダクタLo1、Lo2を挿入したことにより、この場合も整流電流の逆方向電流を防止して、さらなる無効電力の低減を図ることが可能とされる。

[0089]

ところで、これまでに説明してきた図1、図5の電源回路においては、絶縁コンバータトランスPITの二次側において、それぞれ並列に接続した複数の二次巻線N2を巻装するようにしている。


このように複数の二次巻線を並列に接続して巻装することで、例えば同等の巻数を1つの二次巻線N2により得る場合よりも、二次巻線N2の全体での直流抵抗値をその分低下させることが可能となって、無効電力を低減できるメリットがある。

そして、例えば図1に示した実施の形態の基本構成としては、先の図2(b)にも示したように、これら複数の二次巻線N2を、絶縁コンバータトランスPITのボビンBの巻装部の同軸に対し、巻線部N2Al $\rightarrow$ N2Bl $\rightarrow$ N2Bl $\rightarrow$ N2Cl $\rightarrow$ N2C2の順により、それぞれを同ターン数(3T)によりガラ巻きで施すようにしていた。

[0090]

しかしながら、上記のようにして二次巻線N2の各巻線部を、ボビンBの巻装部の同軸に対して同ターン数ずつ巻装していくことによっては、外側に巻装される巻線部ほど、内側に巻装される巻線部よりもその長さが長くなるようにされる。

つまり、二次巻線全体において、例えば図1の回路の場合では、二次巻線N2Aの巻き



#### [0091]

このようにして、外側に巻装される巻線ほどその長さが必要となることから、二次巻線においては、外側に巻装される巻線ほどその直流抵抗値が増大するものとなっていた。

実験によれば、図 1 の回路における各巻線部の直流抵抗値としては、巻線部 N 2 A1=4 . 8 m  $\Omega$  、巻線部 N 2 A2=5 . 3 m  $\Omega$  、巻線部 N 2 B2=6 .

 $3 m \Omega$ 、巻線部N 2 C1 = 6.  $8 m \Omega$ 、巻線部N 2 C2 = 7.  $3 m \Omega$ であった。

そして、二次巻線N2において、それぞれ並列の関係にある巻線部N2A1、N2B1、N2C1の組の合成直流抵抗値をRolとし、同じく並列関係にある巻線部N2A2、N2B2、N2C2の組による合成直流抵抗値をRo2とすると、

合成直流抵抗値Rolは、1/Rol=1/4. 8+1/5. 8+1/6. 8により、およそ1. 9mΩ程度となる。

また、合成直流抵抗値Ro2としては、1/Ro2=1/5. 3+1/6. 3+1/7. 3により、およそ2.  $1 m \Omega$ 程度となる。

このような直流抵抗が生じていることで、絶縁コンバータトランスPITの二次巻線においては相応の電力損失が生じることになる。

例えばこの際の二次巻線における電力損失としては、先の図1の回路の低電圧、大電流 の条件として二次巻線に30Aの整流電流が流される場合、

 $30^2 \times (1.9 + 2.1) \times 10^{-3} / 2$ 

により、1.8 W程度の損失が生じるものとされていた。

#### [0092]

また、図1、図5に示した構成によるスイッチング電源回路において、絶縁コンバータトランスPITの二次巻線には、一次側のスイッチング出力に応じた、比較的高周波の整流電流が流れることになる。

このように二次巻線に高周波の電流が流されることによっては、二次巻線の線材として用いられるリッツ線において、渦電流損が生じることがわかっている。さらに、このような渦電流損に伴って、各巻線部の発熱が増加することになる。

#### [0093]

このような渦電流損を抑制するための手法の1つとしては、リッツ線を形成する素線1本あたりの線径を細くすることが知られている。つまり、リッツ線の各素線の線径を細くし、その分束数を増加させて対応するものである。


#### [0094]

但し、このようにリッツ線として素線が細くその束数が多いものを使用することによっては、以下のようなことが問題となる。

先ず、二次巻線の各巻線部の、絶縁コンバータトランスPITへの実際の巻装としては、巻線部としてのリッツ線内部の素線の各々の被膜を剥がす等して内部の銅線を表出させた上で、これら銅線を束ねたものを例えば絶縁コンバータトランスPITの対応するピン端子に巻き付けて半田付けするようにされるのが一般的とされている。先の図1、5の回路としても、このような手法により、各巻線部の絶縁コンバータトランスPITへの取り付けを行っていた。

しかしながら、このように素線を東ねた上でピン端子に巻き付けるといった場合において、上述のようにして素線を細くしてその束数を増加させてしまうと、ピン端子へのリッツ線の巻き付けもその分困難となってしまうものである。

#### [0095]



そしてこのようなことから、図1、図5に示した回路としては、素線10aの線径を細 くして渦電流損の低減を図るといったことが著しく困難とされていたものである。

#### [0096]

そこで、本発明では、先ず第1の実施の形態として、先の図1、図5に示す接続形態に よる回路を基本構成とした上で、絶縁コンバータトランスPITの二次巻線(各巻線部) を以下に説明するようにして構成するものとしている。

なお、以下の図6~図9においては、先の図1に示した基本構成のように二次巻線をセ ンタータップする構成を元にした場合についての、絶縁コンバータトランスPITの二次 巻線の構成について示す。

# [0097]

先ず、第1の実施の形態としても、絶縁コンバータトランスPITの二次巻線の線材と しては、図6に示すようなリッツ線を用いるものとしている。

この場合のリッツ線10としては、線径X=0.06mφの素線10aを250束撚り 合わせたものを用いる。このような本実施の形態が用いるリッツ線10としては、例えば 線径 d=0. 95 m  $\phi$ 、断面積 s=0. 7065 m  $m^2$  相当の仕様のものとされる。

# [0098]

そして、次の図7に示すようにして、このようなリッツ線10の4本を2組用意し、一 方の組の4本を図示するように長さY1で統一し、他方の4本の組を、この長さY1よりも 長いY2の長さで統一する。例えば、この場合の長さY1、Y2としては、ポビンサイズに 対応させてY1=20cm、Y2=22cmを設定する。

その上で、長さY1により統一された4本のリッツ線10を、図示するように平行に並 べて整列させた状態で、その両端に対してそれぞれ予備半田11を行う。これによって、 長さY1による4本のリッツ線10を整列させた、第1リッツ線帯12を形成する。

また、他方の長さY2により統一された4本のリッツ線10としても、同様に平行に整 列させた状態でその両端に対してそれぞれ予備半田11を行う。これにより、長さY2の リッツ線10を4本整列させた第2リッツ線帯13を形成する。

なお、この場合の予備半田11としては、例えば半田ディップ層に対してリッツ線帯の 各端部を所要時間にわたって浸漬させるようにして施せばよい。

# [0099]

このようにして形成された、長さY1による第1リッツ線帯12は、先の図1に示した 絶縁コンバータトランスの二次巻線における、各巻き始め端部から各センタータップまで の巻線部 (巻線部 N 2 A1、 N 2 B1、 N 2 C1) に相当する二次巻線 N 21の線材として用いる

また、一方の長さY2による第2リッツ線帯13としては、同じく図1に示した絶縁コ ンバータトランスPITの二次巻線における、各センタータップから各巻き終わり端部ま での巻線部 (巻線部 N 2 A2、 N 2 B2、 N 2 C2) に相当する二次巻線 N 22の線材として用い るものとする。


#### [0100]

なお、この場合において、上記第1リッツ線帯12(二次巻線N21)、第2リッツ線帯 13 (二次巻線N22) として、それぞれリッツ線10を4本整列させているのは、例えば 図1に示した回路と同等の動作を得るにあたり、二次巻線の全体の総断面積(導体部分) を同等とするためのである。

つまり、これまでの説明からもわかるように、この場合のリッツ線10としては、図1 の場合よりも断面積 s が小さいものとされるから、その分用いる本数は多くなるものであ る。

# [0101]

この図7に示したようにして、二次巻線N21としての第1リッツ線帯12、二次巻線N 22としての第2リッツ線帯13を形成した上で、本実施の形態では、これら第1リッツ線



先ず、図8に示すようにして、これら第1リッツ線帯12、第2リッツ線帯13における、それぞれ予備半田11が施された各両端部に対し、各々リード線14を半田付けする

そして、このように各端部に対してそれぞれリード線14を半田付けした第1リッツ線帯12、第2リッツ線帯13のうち、先ずは第1リッツ線帯12から、絶縁コンバータトランスPITにおけるボビンBの二次側巻装部に対して所定のターン数を巻装する。その上で、第2リッツ線帯13を、このように巻装した第1リッツ線帯12の外側に所定のターン数巻装する。

# [0102]

図9の断面図は、このような第1の実施の形態の場合における、絶縁コンバータトランスPITへの各巻線の巻装状態を示したものである。

この場合、上記第1リッツ線帯12は、図示するようにボビンBの巻装部にて、4本のリッツ線10の整列が維持された状態で巻装されるものとなる。同様に上記第2リッツ線帯13としても、図のようにボビンBの巻装部にて4本のリッツ線10の整列が維持された状態で巻装される。

そしてこの場合は、図示しているように上記第1リッツ線帯12 (二次巻線N21)として、3ターンを施すものとしている。同様に、上記第2リッツ線帯13 (二次巻線N22)としても3ターンを施すようにされる。

#### [0103]

なお、ここでの図示による説明は省略するが、この場合において、上記のようにしてボビンBに対して巻装される第1リッツ線帯12は、図8にて示したようにその両端部に半田付けされたリード線14、14を、それぞれ絶縁コンバータトランスPITにおける所定のピン端子に対して巻き付けた上で、半田付けされる。また、第2リッツ線帯13としても、同様にその両端部に半田付けされたリード線14、14を、各々所定のピン端子に対して巻き付けた上で半田付けする。

#### [0104]

以上のような第1の実施の形態によれば、例えば図1に示した各巻線部が、平行に並べられた状態で巻装されたのと同等の状態が得られる。すなわち、第1リッツ線帯12が巻装されることで、巻線部N2A1、N2B1、N2C1が平行に並べられたのと同等の状態が得られる。さらに、第2リッツ線帯13が巻装されることで、巻線部N2A2、N2B2、N2C2が平行に並べられたのと同等の状態が得られる。

このことから、第1リッツ線帯12、第2リッツ線帯13として二次巻線を巻装した第1の実施の形態では、先に説明したように各々並列関係にある各巻線部の間で、直流抵抗値に差が生じてしまうといったことを防止できる。

そして、このように各巻線部間の直流抵抗値の差をなくして、それぞれのリッツ線 10 で生じる直流抵抗を同等の値とすることができれば、各巻線(二次巻線 10 N 10 N

さらにこの場合、先の図9にも示したように、本例では二次巻線としてのリッツ線10の複数を、ボビンBに対して整列させた状態で巻装するようにしたことから、図1の回路の場合(図2(b)参照)のようにリッツ線10(巻線)をガラ巻きにより施す場合よりも、巻回されるリッツ線10の間に隙間を生じさせないようにすることができる。つまり、この場合は、図1の回路の場合よりも巻線間の隙間がより詰められるようにして巻装された状態とすることができるから、巻回されるリッツ線10の長さとしても短くすることができるものである。

このようにリッツ線 10 (巻線) の長さが短くされていることによっても、図 1、図 5 の回路の場合よりも二次巻線の合成直流抵抗値の低減が図られるものである。

# [0105]

実験によれば、第1の実施の形態の場合の二次巻線における直流抵抗値として、第1リッツ線帯12による二次巻線N21の合成直流抵抗値は、Ro21=1.3 m  $\Omega$  となり、第2リッツ線帯13による二次巻線N22の合成直流抵抗値は、Ro22=1.4 m  $\Omega$  となる結果が得られた。つまり、先の図1の回路の場合の合成直流抵抗値Ro1=1.9 m  $\Omega$ 、Ro2=2.1 m  $\Omega$  よりも低減される結果が得られたものである。

そして、このように二次巻線の合成直流抵抗値が低減されることにより、先の図1の回路と同様に30Aの整流電流が流されるとした場合における、本実施の形態のスイッチング電源回路の二次巻線に生じる電力損失としては、

 $3.0^{2} \times (1.3 + 1.4) \times 1.0^{-3} / 2$ 

により、1.2 Wとすることができる。

これは、先の図1の回路の場合の損失電力1.8Wよりも大幅に低減されているものである。

#### [0106]

また、上記もしたように、本実施の形態の場合は、第1リッツ線帯12、第2リッツ線帯13として、その両端に予備半田11を施した上で、ここにリード線14を半田付けするようにしている。そして、このように半田付けした各リード線14を、絶縁コンバータトランスのピン端子に対して巻き付けた上で半田付けするようにしたものである。

つまり、このようにすることで、先の図1、図5の回路の場合のように、リッツ線10 内の複数の素線10aを束ねてピン端子に巻き付ける工程を不要とすることができたもの である。

# [0107]

このように、素線10aを束ねてピン端子に巻き付ける工程が不要となれば、リッツ線10として、素線10aの束数、及び素線10aの線径Xを制限する必要がなくなる

そして、これによって本実施の形態では、上記もしたようにリッツ線10として、先の図1、図5の回路の場合の素線径=0.1m ø よりも細い、0.06 m ø の素線径によるリッツ線10を選定することができたものである。

このようにリッツ線10の素線10aの線径を細くできることで、高周波の整流電流が流れることによる渦電流損を低減させることができ、同時にこの渦電流損による二次巻線の発熱も抑制することができる。

#### [0108]

上記のようにして本実施の形態の電源回路としては、二次巻線を整列させた状態で巻装したことにより絶縁コンバータトランスPITの二次巻線における電力損失(銅損)が減少し、さらにリッツ線10の素線10aの線径を細くして渦電流損が低減されることにより、図1の回路よりも電力変換効率の向上を図ることができる。

例えば、先にも示したように図1の回路の場合のAC→DC電力変換効率は、交流入力電圧 VAC=100V、負荷電力Po=150Wの条件下において  $\eta$  AC→DC=88%程度であった。これに対し、同条件下における、本実施の形態の電源回路によるAC→DC電力変換効率は、 $\eta$  AC→DC=89.6%程度となり、図1の回路よりも約1.6%向上する実験結果が得られた。

また、この場合における交流入力電力としては、先の図1の回路と比較して3.0W低減する結果が得られた。

# [0109]

また、さらにこの場合は、リッツ線10を整列させた状態により巻装したことで、絶縁コンバータトランスPITに巻装する二次巻線を、図1の場合では3組に分けていたものを2組の巻線により巻装したものとすることができる。

ここで、上記説明による第1の実施の形態のスイッチング電源回路の二次側の構成を、図10の回路図に示すが、この図10に示されるように第1の実施の形態によれば、先の図1の場合では巻線部N2A1、N2B1、N2C1の3つ巻線部に分けて巻装していたものを、二次巻線N21としての1つの巻線により巻装することができる。同様に、図1の回路では巻線部N2A2、N2B2、N2C2の3つ巻線部に分けて巻装していたものを、二次巻線N

22としての1つの巻線により巻装することができるものである。

このようにして、絶縁コンバータトランスPITの二次巻線を2つとすることができることで、この場合の絶縁コンバータトランスPITのピン端子数としては、図1の場合は9個とされていたものを、本実施の形態では4つに減らすことが可能となる。

そして、このようにピン端子数を減らすことが可能となることで、絶縁コンバータトランスPITの基板への実装面積を削減することができる。

また、これと共に、上記のように二次巻線の数が減少することによっては、各巻線の接続のために線材を巻き付ける箇所も減ることになるから、その分絶縁コンバータトランスPITの製造が容易になるというメリットもある。

# [0110]

なお、ここでは第1の実施の形態のスイッチング電源回路として、主に図1に示した基本構成を元にした場合の構成について説明したが、図5に示した回路を基本構成とする場合も、二次巻線を先の図7~図9にて説明した構成と同様とすることで、同様の効果を得ることができる。

すなわち、この場合は図5に示した二次巻線N2A、N2B、N2Cを整列させた1本の 巻線としての、先の図7に示したようなリッツ線帯を1つ形成する。そして、この1つの リッツ線帯を絶縁コンバータトランスPITのボビンBに対して、この場合は6Tターン 施すようにするものである。

これによって、先の図5に示した構成を基とした場合の、第1の実施の形態のスイッチング電源回路としては、次の図11の回路図に示されるように、絶縁コンバータトランスPITの二次巻線N2が1つのみで構成されるものとなる。

そして、この場合も、並列関係にあった各巻線間の直流抵抗の値を同等とすることができるので、これに伴って二次巻線N2全体の合成直流抵抗値を、図5の場合よりも低減することができるようになる。

# [0111]

また、この場合としても、二次巻線N2としてのリッツ線帯を予備半田し、そこに絶縁コンバータトランスPITのピン端子へのリード線14を半田付けするようにすれば、素線径Xがより細いリッツ線10を使用することが可能となって、渦電流損を低減することが可能となる。

さらに、この場合は、二次巻線N2を1つとすることができることで、図11の回路図にも示されるように絶縁コンバータトランスPITのピン端子を2つとすることができ、図5の回路の場合よりも絶縁コンバータトランスPITの基板への実装スペースを削減することができる。

# [0112]

-続いては、次の図12~図14を用いて、本発明の第2の実施の形態について説明する

。 第2の実施の形態としても、先の図1、図5に示した構成を基にした上で、絶縁コンバ ータトランスPITにおける二次巻線の構成のみを変更するようにしたものである。

なお、この場合においても、以下の図12~図14においては、先の図1に示した基本 構成のように二次巻線をセンタータップする構成を元にした場合についての、絶縁コンバ ータトランスPITの二次巻線の構成について示す。


#### [0 1 1 3]

先ず、第2の実施の形態としても、二次巻線の線材としては先の図 6 に示したようなリッツ線 1 0 を用いるものとしている。但し、第2の実施の形態で用いるリッツ線 1 0 としては、素線径 X=0. 1 0 m  $\phi$   $\times$  2 0 0 束であって、断面積 s=1. 5 7 0 mm² 相当のものを選定している。

# [0114]

そして、この場合は、上記のようなリッツ線10の3本を、それぞれ交互に編み込んで 形成した平編線を用意する。

第2の実施の形態では、次の図12に示すように、このように3本のリッツ線10を交出証券2004-3076582



互に編み込んだ平編線として、それぞれ長さが異なるようにされた2本を用意する。

ここでは、図のように長さY1とした平編線を第1平編線15とし、この長さY1より も長い長さY2とした平編線を第2平編線16とする。そして、このように形成した第1 平編線15、第2平編線16の両端に対しては、この場合もそれぞれ予備半田11を施す ようにしている。

# [0115]

この図12にも示されるように、第2の実施の形態においても、長さが短くなるように された第1平編線15の方を、先の図1に示した絶縁コンバータトランスの二次巻線にお ける、各巻き始め端部から各センタータップまでの巻線部(巻線部N2A1、N2B1、N2 C1) に相当する二次巻線N21の線材として用いる。

また、長さが長くなるようにされた第2平編線16の方を、この場合も図1における各 センタータップから各巻き終わり端部までの巻線部(巻線部 N 2 A2、N 2 B2、N 2 C2) に 相当する二次巻線N22の線材として用いるものとする。

なお、この場合、上記第1平編線15の長さY1、第2平編線16の長さY2は、それ ぞれY1=25cm、Y2=30cmに設定している。

また、この場合としても、図1に示した回路と同等の動作を得るために、二次巻線の全 体の総断面積(導体部分)を図1の場合と同等とするように第1平編線15、第2平編線 16が設定されているものである。

### [0116]

さらに、第2の実施の形態としても、次の図13に示すようにして、上記第1平編線1 5、第2平編線16の予備半田された両端部に対しては、それぞれ絶縁コンバータトラン スPITへのリード線14を半田付けするようにされる。

そして、このように各端部に対してそれぞれリード線14が半田付けされた、先ずは第 1平編線15から、絶縁コンバータトランスPITにおけるボビンBの二次側巻装部に対 して所定のターン数を巻装する。その上で、第2平編線16を、このように巻装した第1 平編線15の外側に所定のターン数巻装する。

# [0117]

この場合における、絶縁コンバータトランスPITへの各巻線の巻装状態を、次の図1 4の断面図により示すが、第1平編線15は、図示するようにボビンBの巻装部に対して 3ターンが施される。そして、このように巻装された第1平編線15に続けて、外側に第 2平編線16が同様に3ターン施される。

なお、図示による説明は省略しているが、この場合も、上記のようにしてボビンBに対 して巻装される第1平編線15は、両端部に半田付けされたリード線14、14を、それ ぞれ絶縁コンバータトランスPITにおける所定のピン端子に対して巻き付けた上で、半 田付けされる。また、第2平編線16としても、同様にその両端部に半田付けされたリー ド線14、14を、各々所定のピン端子に対して巻き付けた上で半田付けする。

これによって、絶縁コンバータトランスPITの二次巻線としては、巻き始め側に第1 平編線15としての二次巻線N21が巻装され、巻き終わり側に第2平編線16としての二 次巻線N22が巻装された状態が得られる。

#### [0118]

このような第2の実施の形態の構成によっても、図1に示した各巻線部が、平行に並べ られた状態で巻装されたのと同等の状態が得られるようになるから、各巻線部の間で直流 抵抗値に差が生じてしまうといったことを防止できる。つまりこの場合も、各巻線(二次 巻線N21、二次巻線N22) での合成直流抵抗値を、先の図1の場合(二次巻線N2A、N 2B) よりも低減することができるものである。

# [0119]

実験によれば、第2の実施の形態の場合の二次巻線における直流抵抗値として、第1平 編線 1 5 による二次巻線 N 21の合成直流抵抗値は、R ο 21 = 0. 9 m Ω となり、第 2 平編 線16による二次巻線N22の合成直流抵抗値は、Rο22=1.1mΩとなる結果が得られ た。つまりこの場合も、先の図1の回路の場合の合成直流抵抗値 R o l=1 . 9 m  $\Omega$  、 R

o2=2.  $1m\Omega$ よりも低減される結果が得られたものである。

そして、先の図1の回路と同様に30Aの整流電流が流されるとした場合における、この場合のスイッチング電源回路の二次巻線に生じる電力損失としては、

 $30^2 \times (0.9 + 1.1) \times 10^{-3} / 2$ 

により、0.9Wとすることができる。

# [0120]

また、第2の実施の形態の場合では、二次巻線の線材として、先の図12において説明したように複数のリッツ線10を交互に編み込んだ第1平編線15、第2平編線16を用いるものとしている。このようにして、複数のリッツ線10が交互に編み込まれていることにより、第2の実施の形態では、各リッツ線10における渦電流損が低減されるようになる。

つまり、このように二次巻線の線材として平編線を用いるようにした第2の実施の形態においても、高周波の整流電流が二次巻線に流れることによって生じるとされる渦電流損を低減させることができ、この渦電流損による二次巻線の発熱も抑制することができるものである。

#### [0121]

なお、実験によれば、このような第 2 の実施の形態の電源回路におけるAC $\rightarrow$ DC電力変換効率は、交流入力電圧 V AC=1 0 0 V、負荷電力 P o =1 5 0 W の条件下において  $\eta$  AC $\rightarrow$ DC=9 1. 0 %となる結果が得られた。従って、この場合は、同条件下における図 1 の回路の場合の  $\eta$  AC $\rightarrow$ DC=8 8 %程度と比較して約 3. 0 %の向上が図られているものである

また、この場合における交流入力電力としては、先の図1の回路と比較して5.6W低減する結果が得られた。

# [0122]

また、この場合においても、先の第1の実施の形態の場合と同様にリッツ線10を整列させたに等しい状態により巻装できるから、絶縁コンバータトランスPITに巻装する二次巻線を2つの巻線により巻装したものとすることができる。すなわち、この場合もスイッチング電源回路の構成としては、先の図10に示したものとすることができ、絶縁コンバータトランスPITのピン端子数としても、先の第1の実施の形態と同様の4つに減らすことが可能となる。

このようにピン端子数を減らすことが可能となることで、先にも説明したように絶縁コンバータトランスPITの基板への実装面積を削減することができる。また、これと共に、絶縁コンバータトランスPITの製造が容易となる。

# [0123]

なお、ここでも第2の実施の形態のスイッチング電源回路として、主に図1に示した基本構成を元にした場合の構成について説明したが、図5に示した回路を基本構成とする場合も、二次巻線を先の図12~図14にて説明した構成と同様とすることで、同様の効果を得ることができる。

# [0124]


さらに、次の図15~図18を参照して、本発明における第3の実施の形態について説明する。

なお、第3の実施の形態としても、先の図1、図5に示した基本構成を元にした上で、 絶縁コンバータトランスPITにおける二次巻線の構成のみを変更するようにしたもので ある。

そして、この場合においても、以下の図15~図18においては、先の図1に示した基本構成のように二次巻線をセンタータップする構成を元にした場合についての、絶縁コンバータトランスPITの二次巻線の構成について示すものである。

#### [0125]

第3の実施の形態としては、絶縁コンバータトランスPITの二次巻線の線材として、 先の第1、第2の実施の形態の場合とは異なり、次の図15に示すような銅箔フィルム1



つまり、この銅箔フィルム17としては、図15に示されるように銅箔板17aを絶縁 被膜17bにより被覆した、板状の銅線を用いるものとしている。

なお、上記絶縁被膜17bとしては、例えばポリウレタン被膜やポリエステルテープとされればよい。また、この場合の銅箔フィルム17においては、内部の銅箔板17aの図示する厚さTt、幅Wとして、Tt=0.075mm、W=20mc設定している。従ってこの場合、銅箔フィルム17の断面積s(導体部分)は、s=1.50m2とされる。

#### [0126]

第3の実施の形態では、このような銅箔フィルム17として、次の図16に示すようにそれぞれ長さが異なるようにされた8枚を用意する。この場合、これら8枚のうち1枚を、先ずは図のように長さYaとし、この長さYaに対して例えば+1mm、+2mm、+3mmとする等、ボビンBに巻装された際外側に位置するようにされる銅箔フィルム17となるに従って長くなるようにした計4枚の銅箔フィルム17を用意する。

さらに、この場合は、図示するようにYa+3mmよりも長い、長さYbとした銅箔フィルム17と、さらに例えばYb+1mm、Yb+2mm、Yb+3mmとした銅箔フィルム17の4枚を用意する。

そして、これら計8枚の銅箔フィルム17の各両端部に対し、図のように予備半田11 を施すようにする。

なお、この場合の上記長さYa、YbはそれぞれYa=25cm、Yb=30cmに設定している。

# [0127]

このような銅箔フィルム17を用意した上で、次の図17に示されるように、銅箔フィルム17の各4枚ずつを積層し、それぞれ第1層帯18、第2層帯19を形成する。

この場合、上記第1層帯18としては、図16に示した長さYa、Ya+1mm、Ya+2mm、Ya+3mmとなる4枚の銅箔フィルム17を、同順で積層することによって形成する。また、第2層帯19としては、Yb、Yb+1mm、Yb+2mm、Yb+3mmとなる4 枚の銅箔フィルム17を同順で積層することによって形成する。

そして、この場合としても、長さが短くなるようにされた第1層帯18を、図1に示した各巻き始め端部から各センタータップまでの巻線部(巻線部N2A1、N2B1、N2C1)に相当する二次巻線N21の線材として用いる。

また、長さが長くなるようにされた第2層帯19を、各センタータップから各巻き終わり端部までの巻線部(巻線部N2A2、N2B2、N2C2)に相当する二次巻線N22の線材として用いるものとしている。

なお、この場合もこれら第1層帯18、第2層帯19の両端部に対しては、絶縁コンバータトランスPITのピン端子へのリード線14を半田付けするようにされる。

また、この場合としても、図1に示した回路と同等の動作を得るために、二次巻線の全体の総断面積(導体部分)を図1の場合と同等とするように第1層帯18、第2層帯19の断面積(つまり銅箔板17aの断面積)が設定されているものである。

#### [0128]

そしてこの場合は、次の図18の断面図にも示されるように、絶縁コンバータトランスPITのボビンBに対して、先ずは上記第1層帯18を、図のようにその平面が重なるようにして巻装する。さらに、このように巻装される第1層帯18の外側に対して、同様にその平面が重なるようにして第2層帯19を巻装する。

なお、この場合もこれら第1層帯18 (二次巻線N21)、第2層帯19 (二次巻線N22) としては、共に3ターンを施すものとしている。

# [0129]

このような第3の実施の形態の構成によっても、図1に示した各巻線部が、平行に並べられた状態で巻装されたのと同等の状態が得られるようになるから、各巻線部の間で直流抵抗値に差が生じてしまうといったことを防止できる。つまりこの場合も、各巻線(二次巻線N21、二次巻線N22)での合成直流抵抗値を、先の図1の場合(二次巻線N2A、N

2B) よりも低減することができる。

実験によれば、第3の実施の形態の場合の二次巻線における直流抵抗値として、第1層帯18による二次巻線N21の合成直流抵抗値は、Ro21=0.75 m  $\Omega$ となり、第2層帯19による二次巻線N22の合成直流抵抗値は、Ro22=0.9 m  $\Omega$ となる結果が得られた。つまりこの場合も、先の図1の回路の場合の合成直流抵抗値Ro1=1.9 m  $\Omega$ 、Ro2=2.1 m  $\Omega$  よりも低減される結果が得られたものである。

そして、先の図1の回路と同様に30Aの整流電流が流されるとした場合における、この場合のスイッチング電源回路の二次巻線に生じる電力損失としては、

 $30^2 \times (0.75 + 0.9) \times 10^{-3} / 2$ 

により、0.75Wに低減することができる。

# [0130]

また、第3の実施の形態の場合では、二次巻線の線材として銅箔フィルム 17 を用いるものとし、さらにこの銅箔フィルム 17 内の銅箔板 17 aとして、例えば厚さ 10 に 10

。このことから、第3の実施の形態において、このような銅箔フィルム17(銅箔板17a)に生じる渦電流損は、図1の場合よりも大幅に低減されるものとなり、またこれによって渦電流損による二次巻線の発熱も抑制することができる。

# [0131]

なお、実験によれば、このような第3の実施の形態の電源回路におけるAC $\rightarrow$ DC電力変換効率は、交流入力電圧VAC=100V、負荷電力P0=150W0条件下において $\eta$ AC $\rightarrow$ DC=91.5%となる結果が得られた。これは、同条件下における図1の回路の場合の $\eta$ AC $\rightarrow$ DC=88%程度と比較して約3.5%の向上が図られているものである。

また、この場合における交流入力電力としては、先の図1の回路と比較して6.5W低減する結果が得られた。

# [0132]

また、この場合においても、先の第1の実施の形態の場合と同様に、絶縁コンバータトランスPITに巻装する二次巻線を2つとすることができる。つまり、この場合としても、スイッチング電源回路の構成は先の図10に示したものとすることができ、絶縁コンバータトランスPITのピン端子数としても、先の第1の実施の形態と同様の4つに減らすことが可能となる。

このようにピン端子数を減らすことが可能となることで、先にも説明したように絶縁コンバータトランスPITの基板への実装面積を削減することができる。また、これと共に、絶縁コンバータトランスPITの製造が容易となる。

# [0133]

なお、ここでも第3の実施の形態のスイッチング電源回路として、主に図1に示した基本構成を元にした場合の構成について説明したが、図5に示した回路を基本構成とする場合も、二次巻線を先の図15~図17にて説明した構成と同様とすることで、同様の効果を得ることができる。

# [0134]

なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない

例えば、本発明に基づいた巻線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、例えば一次側スイッチングコンバータのスイッチング素子としては、IGBT (Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS-FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。

また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選定することができる。さらには、4石のスイッチング素子をフルブリッジ結合した電流共

振形コンバータにも適用できる。

また、商用交流電源を入力して直流入力電圧を得る整流回路としても、例えば倍電圧整流回路以外の構成とすることが考えられる。

# 【図面の簡単な説明】


#### [0135]

- 【図1】本発明の実施の形態としてのスイッチング電源回路の、基本構成を例示する 回路図である。
- 【図2】実施の形態の基本構成における、絶縁コンバータトランスの構造例を示す図である。
- 【図3】図1に示す電源回路の重負荷時の動作を示す波形図である。
- 【図4】図1に示す電源回路の軽負荷時の動作を示す波形図である。
- 【図5】本発明の実施の形態としてのスイッチング電源回路の、他の基本構成を例示 する回路図である。
- 【図6】第1、第2の実施の形態としてのスイッチング電源回路において、絶縁コン バータトランスの二次巻線の線材として用いられるリッツ線の構造例を示す図である
- 【図7】第1の実施の形態の絶縁コンバータトランスの二次巻線の構成例について説明するための図である。
- 【図8】同じく、第1の実施の形態の絶縁コンバータトランスの二次巻線の構成例について説明するための図である。
- 【図9】第1の実施の形態の絶縁コンバータトランスの二次巻線の巻装状態について 説明するための図である。
- 【図10】実施の形態としてのスイッチング電源回路の構成として、図1の構成に基 づいた場合の二次側の構成を示した回路図である。
- 【図11】実施の形態としてのスイッチング電源回路の構成として、図5の構成に基 づいた場合の二次側の構成を示した回路図である。
- 【図12】第2の実施の形態の絶縁コンバータトランスの二次巻線の構成例について 説明するための図である。
- 【図13】同じく、第2の実施の形態の絶縁コンバータトランスの二次巻線の構成例 について説明するための図である。
- 【図14】第2の実施の形態の絶縁コンバータトランスの二次巻線の巻装状態について説明するための図である。
- 【図15】第3の実施の形態としてのスイッチング電源回路において、絶縁コンバータトランスの二次巻線の線材として用いられるフィルム状導体の構造例を示す図である。
- 【図16】第3の実施の形態の絶縁コンバータトランスの二次巻線の構成例について説明するための図である。
- 【図17】同じく、第3の実施の形態の絶縁コンバータトランスの二次巻線の構成例について説明するための図である。
- 【図18】第3の実施の形態の絶縁コンバータトランスの二次巻線の巻装状態について説明するための図である。
- 【図19】従来としての電源回路の構成を示す回路図である。
- 【図20】図19に示す電源回路の重負荷時の動作を示す波形図である。
- 【図21】図19に示す電源回路として巻線電圧検出方式の同期整流回路を備えた場合の二次側の構成を示す回路図である。
- 【図22】図21に示す二次側の構成を採った場合の、重負荷時の動作を示す波形図である。
- 【図23】図21に示す二次側の構成を採った場合の、軽負荷時の動作を示す波形図 である。
- 【図24】整流電流検出方式による同期整流回路の基本構成例を示す回路図である。


【図25】図24に示す同期整流回路の動作を示す波形図である。 【符号の説明】


【0136】
1 制御回路、2 発振・ドライブ回路、Di ブリッジ整流回路、Ci 平滑コンデンサ、Q1, Q2 スイッチング素子、DD1, DD2 ダンパーダイオード、C1 一次側直列共振コンデンサ、Cp 部分電圧共振コンデンサ、PIT 絶縁コンバータトランス、N1 一次巻線、N2A, N2B、N2C、N21、N22 二次巻線、N2A1、N2A2、N2B1、N2B2、N2C1、N2C2 巻線部、Q3, Q4 MOS-FET、DD3, DD4 ボディダイオード、Rg1, Rg2 ゲート抵抗、Dg1、Dg2 ショットキーダイオード、Co (二次側) 平滑コンデンサ、Lo1、Lo2、Ld1、Ld2 インダクタ、10、リッツ線、10 a 素線、11 予備半田、12 第1リッツ線帯、13 第2リッツ線帯、14 リード線、15 第1平編線、16 第2平編線、17 銅箔フィルム、17 a 銅箔板、17 b 絶縁被膜、18 第1層帯、19 第2層帯

【書類名】図面 【図1】




























【図7】









【図9】




【図10】




【図11】








【図13】




【図14】




【図15】


## 17(銅箔フィルム)




【図16】




【図17】




【図18】




【図19】












[図22]




【図23】



【図24】



【図25】





【要約】

【課題】同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立を図る。 【解決手段】複合共振形コンバータの二次側に巻線電圧検出方式の同期整流回路を備える。そして、絶縁コンバータトランスPITのギャップ長を1.5mm程度として結合係数を0.8程度にまで低下させると共に、二次巻線の1ターン(T)あたりの誘起電圧レベルが2V/Tとなるように一次巻線N1、二次巻線N2A、N2Bのターン数を設定する。これにより、絶縁コンバータトランスPITのコアの磁束密度が一定以下となることで、重負荷の条件でも二次側整流電流を連続モードとすることができる。さらに、絶縁コンバータトランスの二次巻線として、複数のリッツ線によるリッツ線帯又は平編線、或いは複数のフィルム状導体による積層フィルム帯を巻装すれば、二次巻線として単に複数のリッツ線が同軸でガラ巻きされる場合よりも二次巻線全体における合成抵抗値を低減することができ、これによって二次巻線における電力損失を低減してさらなる電力変換効率の向上を図ることが可能となる。

【選択図】図7

1/E



## 認定・付加情報

特許出願の番号 特願2003-319754

受付番号 50301507343

書類名 特許願

担当官 第三担当上席 0092

作成日 平成15年 9月18日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002185

【住所又は居所】 東京都品川区北品川6丁目7番35号

【氏名又は名称】 ソニー株式会社

【代理人】 申請人

【識別番号】 100086841

【住所又は居所】 東京都中央区新川1丁目27番8号 新川大原ビ

ル6階

【氏名又は名称】 脇 篤夫

【代理人】

【識別番号】 100114122

【住所又は居所】 東京都中央区新川1丁目27番8号 新川大原ビ

ル6階 脇特許事務所

【氏名又は名称】 鈴木 伸夫

## 出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由]

1990年 8月30日

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社